IMPLEMENTACIÓN HARDWARE DE UN FILTRO FIR CON ARITMÉTICA DISTRIBUIDA USANDO ARQUITECTURAS SERIE Y PARALELO (HARDWARE IMPLEMENTATION OF A DISTRIBUTED ARITHMETIC FIR FILTER USING SERIAL AND PARALLEL ARQUITECTURES)

Luis Gaona, Luis Ortega, Israel Lemus, Carlos Garcia, Agustin Ramirez Agundis

Resumen


Resumen

En este artículo se reporta el resultado de una comparativa entre las implementaciones hardware de dos arquitecturas basadas en aritmética distribuida. Una implementación utiliza una arquitectura completamente paralela y la otra una arquitectura serie. Para ello, las implementaciones de la aritmética distribuida se aplican a un filtro FIR de cuarto orden. Las implementaciones se realizan sobre un FPGA de la familia Spartan 3E de Xilinx. La comparativa se lleva a cabo tomando en consideración la ocupación de recursos, la máxima frecuencia de operación y la cadencia de funcionamiento para los dos sistemas desarrollados.

 Palabra(s) Clave: Filtro de respuesta de impulso finito, aritmética distribuida, Implementación hardware, FPGA.

 

Abstract

This paper exposes a comparison between the hardware implementations of two distributed arithmetic based architectures. The first implementation uses a completely parallel architecture and the second a sequential architecture. Both implementations are applied in a fourth order FIR filter. The implementations are developed over a Xilinx Spartan 3E family FPGA.  The comparison is made taking in account resource occupation, maximum operating frequency, and the throughput of both systems.

Keywords: Finite Impulse Response Filter, Distributed Arithmetic, Hardware implementation, FPGA.


Texto completo:

172-187 PDF

Referencias


Mohanty B. K., Meher P. K. & Patel S. K., LUT optimization for distributed arithmetic-based block least mean square adaptive filter, 2015.

Hatai I., Chakrabarti I. & Banerjee S., An Efficient VLSI Architecture of a Reconfigurable Pulse-Shaping FIR Interpolation, 2015.

Avinash C.S. & Sahaya J., FPGA Implementation of Discrete Wavelet Transform using Distributed Arithmetic Architecture, 2015.

Narsale R.M., Gawali D. & Kulkarni A., FPGA Based Design & Implementation of Low Power FIR Filter for ECG Signal Processing, 2014.

Pitchaiah T. & Sridevi P. V., Low Power Area Efficient High Speed Implementation of LMS Adaptive Filter using Distributed Arithmetic, 2015.

Zhang X., Tu L., Chen D., Yuan Y., Huang K. & Wang Z., Parallel Distributed Arithmetic FIR Filter Design Based on 4:2 Compressors on Xilinx FPGAs, 2017.

Murali L., Chitra D. & Manigandan T., Low Power Distributed Arithmetic Based Fir Filter, 2014.

Park S.Y. & Meher P. K., Efficient FPGA and ASIC Realizations of a DA-Based Reconfigurable FIR Digital Filter, 2014.


Enlaces refback

  • No hay ningún enlace refback.




URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Licencia Creative Commons    Esta revista está bajo una Licencia Creative Commons Atribución 3.0 No portada.