DISEÑO E IMPLEMENTACIÓN EN VHDL DE UN SISTEMA DE SINCRONIZACIÓN MEDIANTE FPGA y PPS PARA REFERENCIA DE 1 ms (DESIGN AND IMPLEMENTATION IN VHDL OF A SYNCHRONIZATION SYSTEM USING FPGA AND PPS FOR A 1 ms REFERENCE)

María Amparo Sánchez Magaña, Luis Morales Velázquez

Resumen


Los lazos de seguimiento de fase (PLL) son ampliamente utilizados en materia de telecomunicaciones, redes inalámbricas y redes inteligentes como herramienta para mantener señales sincronizadas. En el presente trabajo se muestra el diseño propuesto de un lazo de seguimiento de fase completamente digital (ADPLL) utilizado como sintetizador de frecuencia. La solución desarrollada utiliza una referencia de temporización externa con alta estabilidad y a la salida obtiene una la sincronización de una señal con período de 1 ms.

Al modelo clásico del ADPLL se agregaron un par de módulos digitales con la finalidad de mantener las características de estabilidad del oscilador principal. Se comprobó además que mediante la implementación de un ADPLL se disminuye el error de fase acumulativo presente en todos los osciladores de cristal. Los resultados del modelo propuesto se muestran en la sección 3, así como también se presenta la simulación para verificar su funcionamiento y comprobar las ecuaciones propuestas en la sección 2.

Phase Locked Loops (PLL) are widely used in telecommunication, wireless & wire line, and intelligent networks to keep signals synchronized. This paper shows the budget design for an All Digital Phase Locked Loop used as a frequency synthesizer. The develop solution uses an external high-stability timing reference that achieves the synchronization of a 1 ms period signal.

Two digital modules were added to the classic ADPLL model in order to maintain the stability characteristics of the main oscillator. It was also verified that through the implementation of an ADPLL it is possible to reduce the accumulative phase error present in all crystal oscillators. The results of the budget model are shown in section 3, as well as the simulation to verify the operation and verification of the equations developed in section 2.


Texto completo:

1009-1026 PDF

Referencias


Al-Kofahi, O., Evaluating time synchronization using appication-layer time-staming, 2016 IEEE Wireless Communications and Networking Conference, Doha, pp. 1-6, 2016.

Amelot, J., Fletcher, J., Anand, D., Vasseur, C., Li-Babound, Y. S. and Moyne, J., An IEEE 1588 time synchronization testbench for assesing power distribution requirements, 2010 IEEE International Symposium on Precision Clock Synchronization for Measuments, Control and Communication, Portsmouth, NH, pp. 13-18, 2010.

Calderón Zavala, G., Mina Antonio, J. D., López Núñez, A. R. and Martínez Flores, L. R., Modelado de un generador de SAGS basado en un convertidor back to back, 2015 SENIE.

Grobler, M. and Naidoo, R., Determining Transmission Line Parameters from GPS Time-Stamped Data, IECON 2006 - 32nd Annual Conference on IEEE Insdustrial Electronics, Paris, pp. 3580-3584, 2006.

Hadvzic, I., Morgan, D. R., and Sayeed, Z., A Synchronization Algorithm for Packet MANs, in IEEE Transactions on Communications, vol. 59, no. 4, pp. 1142-1153, April 2011.

Jahja, R. H., Dahal, S., Suk-seung, H., Goo-Rak, K., Pyun, J. Y. and Shin, S. Improving IEEE 1588v2 time synchronization performance with phase locked loop, 2014 48th Asilomar Conference of Signals, Systems and Computers, Pacific Grove, CA, pp. 252-257, 2014.

M. Cerda, Ramón. Understanding Quartz Crystals and Oscillators, Editorial Artech House, 2014.

P. Mitchel, Eric, R. Gehring, Mark. Voltage Controlled Oscillator, United States Patent, 2005.

Razo-Hernandez, J. R., Valtierra-Rodriguez, M., Lieberman, D. G., Amezquita-Sanchez J. P., Morales-Hernandez, L. A. and Dominguez-Gonzalez, A. IRIG-B decoder based on FPGA for synchronization in PMUs by considering different formats, 2016 IEEE International Autumn Meeting on Power, Electronics and Computing (ROPEC), Ixtapa, pp.1-6, 2016.

Roland E. Best, Phase Locked Loops. Design, Simulation and Applications, ,Quinta edición, McGraw-Hill, 2003.

Shan, Q., Jun, Y., Le Floch, J. M., Fan, Y., Ivanov, E. N. and Tobar, M. E., Simulating GPS radio signal to synchronize network – a new technique for redundant timing, IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, vol. 61, no. 7, pp. 1075-1085, July 2014.

Yao, W., Lu, H., Till, M. J., Gao, W. and Liu, Y., Synchronized Wireless Measurement of High-Voltage Power System Frequency Using Mobile Embedded Systems, in IEEE Transactons on Industrial Electronics, vol. 65, no. 3, pp. 2775-2784, March 2018.


Enlaces refback

  • No hay ningún enlace refback.




URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Licencia Creative Commons    Esta revista está bajo una Licencia Creative Commons Atribución 3.0 No portada.